초록

본 논문에서는 계층적 KLT 특징 추적기(Pyramidal Kanade-Lucas-Tomasi feature tracker)의 하드웨어 구조를 제안한다. 계층적 KLT 특징 추적기는 주로 MPU(microprocessor unit)를 기반으로 구현되어 왔으나 처리해야 하는 데이터의 양이 많아 실시간으로 추적하는데 제약이 따른다. 따라서 실시간 수행을 위하여 FPGA(Field Programmable Gate Array)를 이용하여 구현한다.

본 논문에서는 특징 추출 및 추적 알고리즘에 포함된 많은 연산을 병렬적으로 처리하도록 변환하여 처리 속도를 증가시키며 계층적 구현에 적합하도록 더블 버퍼링(double buffering) 기법을 이용한 효율적인 메모리 사용 방안을 제시한다. 해리스 코너 검출기(Harris corner detector)를 이용하여 특징점 추출 시 코너 응답(corner response)에 대해 고정된 임계값을 적용하는 경우 입력 영상의 밝기에 따라 추출되는 특징점의 수가 크게 변화하는 문제가 발생한다. 따라서 추출되는 특징점의 수를 일정하게 유지하기 위해 누적 히스토그램을 이용하여 입력 영상의 밝기에 적응적으로 임계값을 설정하는 특징점 추출 알고리즘을 제안한다. 그리고 적응적인 비트 수 절사(truncation) 방법을 통해 변위벡터 추정 시 정확성을 유지하면서 하드웨어 자원 사용은 감소시킨다.

소프트웨어로 실행한 결과와의 비교를 통하여 FPGA 기반 특징 추적 시스템의 정확성과 유효성을 검증하였고 720x480 영상 입력에 대해 초당 60 프레임의 full-frame rate로 추적이 수행됨을 확인하였다.